М E N

Previous Doc

Next Doc

Go to Doc#

First Hit

Generate Collection

L19: Entry 4 of 21

File: JPAB

Mar 20, 2003

PUB-NO: JP02003085509A

DOCUMENT-IDENTIFIER: JP 2003085509 A

TITLE: MEMORY CARD AND METHOD FOR REWRITING DATA

PUBN-DATE: March 20, 2003

INVENTOR-INFORMATION:

NAME

COUNTRY

YOMO, JUNJI ·

KATAYAMA, KUNIHIRO MATSUMOTO, MASATO IZAWA, KAZUTO KANAMORI, SAKAKI

ASSIGNEE-INFORMATION:

NAME:

COUNTRY

HITACHI LTD

APPL-NO: JP2001278585

APPL-DATE: September 13, 2001

INT-CL (IPC): $\underline{606} \times \underline{19/07}$; $\underline{606} \times \underline{17/00}$

ABSTRACT:

PROBLEM TO BE SOLVED: To correspond to a change and addition of a standard in a short period of time at a low cost only by changing a firmware.

SOLUTION: A controller 3 of this memory card is provided with a command decode circuit 6 for decoding a command issued from a host HT, a command enable register 8 in which validity and invalidity of the received command are set, and a command detection signal generating circuit 7 for detecting a valid command on the basis of a decode result of the command decode circuit 6 and a set value of the command enable register 8. When the command enable register 8 receives a command which is set valid, the command detection signal generating circuit 7 outputs a detection signal to a control part 4, and executes a process provided for each command. When the command enable register 8 receives a command which is set invalid, the detection signal is not outputted and the command is ignored.

COPYRIGHT: (C) 2003, JPO

Previous Doc Next Doc Go to Doc#

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-85509 (P2003-85509A)

(43)公開日 平成15年3月20日(2003.3.20)

(51) Int.CL ⁷	識別記号	ΡΙ	テーマコート*(参考)
G 0 6 K 19/07		G 0 6 K 17/00	D 5B035
17/00		19/00	N 58058

審査請求 未請求 請求項の数7 OL (全 11 頁)

		1	
(21)出願番号	特臘2001-278585(P2001-278585)	(71)出願人	000005108
			株式会社日立製作所
(22)出顧日	平成13年9月13日(2001.9.13)		東京都千代田区神田駿河台四丁目6番地
	•	(72)発明者	四方 淳史
			東京都小平市上水本町五丁目20番1号 株
			式会社日立製作所半導体グループ内
		(72)発明者	片山 国弘
			東京都小平市上水本町五丁目20番1号 株
			式会社日立製作所半導体グループ内
		(74)代理人	
		(12142)	弁理士 簡井 大和
			万至工 阿开 八個
			具数百计位之


最終頁に続く

(54) 【発明の名称】 メモリカードおよびデータ書き換え方法

(57)【要約】

【課題】 ファームウェアを変更するだけで、短時間で、かつ低コストに、規格の変更、追加などに対応する。

【解決手段】 メモリカードのコントローラ3には、ホストHTから発行されたコマンドをデコードするコマンドデコード回路6、受け取ったコマンドの有効無効が設定されたコマンドイネーブルレジスタ8、およびコマンドデコード回路6のデコード結果とコマンドイネーブルレジスタ8の設定値とに基づいて有効なコマンドを検出するコマンド検出信号生成回路7が設けられている。コマンドイネーブルレジスタ8が有効に設定されたコマンドを受け取った際には、コマンド検出信号生成回路7が検出信号を制御部4に出力し、コマンド毎に規定された処理を実行する。コマンドイネーブルレジスタ8が無効に設定されたコマンドを受け取った際には検出信号が出力されず、コマンドが無視される。



【特許請求の範囲】

【請求項1】 複数の不揮発性メモリセルを有し、所定 の情報を格納可能な不揮発性半導体メモリと、外部から 発行されたコマンドに基づいて前記不揮発性半導体メモ リの動作指示を行うコントローラとからなるメモリカー ドであって、

前記コントローラは、

外部から発行されるコマンドをデコードするコマンドデ コード部と

かをインデックス毎に設定したインデックス設定部と、 前記コマンドデコード部のデコード結果と前記インデッ クス設定部の設定値とに基づいて、前記外部から発行さ れたコマンドが有効か無効かを判断し、検出信号として 出力するコマンド検出信号生成部とを備えたことを特徴 とするメモリカード。

【請求項2】 請求項1記載のメモリカードにおいて、 前記インデックス設定部はレジスタであり、各々のコマ ンドの有効、無効の設定を、ファームウェアデータによ り任意に変更できることを特徴とするメモリカード。 【請求項3】 複数の不揮発性メモリセルを有し、所定

の情報を格納可能な不揮発性半導体メモリと、外部から 発行されたコマンドに基づいて前記不揮発性半導体メモ リの動作指示を行うコントローラとからなるメモリカー ドであって、

前記コントローラは、

外部から発行されるコマンドをデコードし、前記コマン ドのインデックスを判断し、所定の出力先にデコード信 号を出力するコマンドデコード部と、

ータが設定されたインデックス設定部と、

前記コマンドデコード部のデコード信号から前記外部か ら発行されたコマンドのインデックスを特定するととも に、前記インデックス設定部に設定されたデータから前 記特定したインデックスのコマンドが有効か無効かを判 断し、前記コマンドが有効の際には、前記コマンドに対 応するレスポンス処理、ならびに前記コマンドによって 規定された処理を実行させる検出信号を出力するコマン ド検出信号生成部とを備えたことを特徴とするメモリカ $-\kappa_{\star}$

【請求項4】 請求項1~3のいずれか1項に記載のメ モリカードにおいて、

前記コントローラに、

外部から入力されるデータ形式を検出するデータ検出部 と、

各々のデータ形式毎に、前記外部から入力されるデータ 形式が有効か無効かのデータを設定したデータ形式設定 部と、

前記データ検出部の検出結果と前記データ形式設定部の 設定値とに基づいて、前記外部から発行されたデータが 50

有効か無効かを判断し、検出信号として出力するデータ 検出信号生成部とを備えたことを特徴とするメモリカー ۴.

【請求項5】 請求項4記載のメモリカードにおいて、 前記データ形式設定部はレジスタであり、各々のデータ 形式の有効、無効の設定を、ファームウェアデータによ り任意に変更できることを特徴とするメモリカード。

【請求項6】 外部より動作指示信号と動作電圧とが供 給され、前記動作指示信号に応じて、コントローラが不 前記外部から発行される各々のコマンドが、有効か無効 10 揮発性半導体メモリにアクセスし、情報の格納、または 情報の読み出しを行うメモリカードのデータ書き換え方 法であって、

> 前記外部からファームウェアデータの書き込みを要求す るコマンドを受け取り、書き込まれるファームウェアデ ータを受信するステップと、

> 前記受信したファームウェアデータを前記不揮発性半導 体メモリのある領域に書き込むステップと、

> 前記メモリカードの初期設定後、インデックス設定部の 初期データを設定するステップと、

20 前記不揮発性半導体メモリにアクセスし、ファームウェ アデータの有無をチェックするステップと、

前記不揮発性半導体メモリに、ファームウェアデータが 存在する場合、前記ファームウェアデータを読み込み、 前記ファームウェアデータに基づいて前記インデックス 設定部のデータを書き込み、新たに設定するステップと を有することを特徴とするメモリカードのデータ書き換 え方法。

【請求項7】 外部より動作指示信号と動作電圧とが供 給され、前記動作指示信号に応じて、コントローラが不 前記各々のコマンドのインデックス毎に有効、無効のデ 30 揮発性半導体メモリにアクセスし、情報の格納、または 情報の読み出しを行うメモリカードのデータ書き換え方 法であって、

> 前記外部からファームウェアデータの書き込みを要求す るコマンドを受け取り、書き込まれるファームウェアデ ータを受信するステップと、

> 前記受信したファームウェアデータを前記不揮発性半導 体メモリのある領域に書き込むステップと、

> 前記メモリカードの初期設定後、データ形式設定部の初 期データを設定するステップと、

40 前記不揮発性半導体メモリにアクセスし、ファームウェ アデータの有無をチェックするステップと、

前記不揮発性半導体メモリに、前記ファームウェアデー 夕が存在する場合、前記ファームウェアデータを読み込 み、前記ファームウェアデータに基づいて前記データ形 式設定部のデータを書き込み、新たに設定するステップ とを有することを特徴とするメモリカードのデータ書き 換え方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、メモリカードに関

し、特に、マルチメディアカードにおける規格の変更、 追加のフレキシブルな対応に適用して有効な技術に関す るものである.

[0002]

【従来の技術】パーソナルコンピュータや多機能端末機 などの外部記憶メディアの1つとして、マルチメディア カードが広く知られている。マルチメディアカードは、 デジタルビデオカメラの静止画像記録、携帯電話のデー タ記録、携帯音楽プレーヤの音楽記録などのあらゆるデ ジタル情報に用いられている。

【0003】このマルチメディアカードは、標準化団体 であるMMCA(MultiMedia Card A ssociation) によって規格化されたマルチメ ディアカード規格によって互換性が維持されている。

【0004】なお、この種のICカードについて詳しく 述べてある例としては、1990年12月1日、株式会 社工業調査会発行、大島雅志(編)、「電子材料」P2 2~P26があり、この文献には、各種のICカードに おける技術動向が記載されている。

[0005]

【発明が解決しようとする課題】ところが、上記のよう なメモリカードにおいては、次のような問題点があるこ とが本発明者により見い出された。

【0006】マルチメディアカードは、近年のインター ネットの拡大、ならびに携帯電話などの普及に伴って誕 生した歴史の浅い製品であり、マルチメディアカード規 格においても、変更や追加などが頻繁に発生している。 【0007】マルチメディアカード規格に変更や追加な どが発生した際には、ハードウェア、ならびにファーム ウェアの両方の変更を実施しなければならず、それに対 30 応するためのコスト、および時間が大きくなってしまう という問題がある。

【0008】また、ホスト側においても、マルチメディ アカード規格を満足していない機器が多数存在してお り、このような場合にも、同様にマルチメディアカード のハードウェア、ファームウェアを変更して対応しなけ ればならいという問題がある。

【0009】本発明の目的は、ファームウェアを変更す るだけで、短時間で、かつ低コストに、規格の変更、追 データ書き換え方法を提供することにある。

【0010】本発明の前記ならびにその他の目的と新規 な特徴は、本明細書の記述および添付図面から明らかに なるであろう。

[0011]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 以下のとおりである。

1. すなわち、本発明のメモリカードは、コントローラ

ドデコード部と、各々のコマンドが、有効か無効かをイ ンデックス毎に設定したインデックス設定部と、該コマ ンドデコード部のデコード結果とインデックス設定部の 設定値とに基づいて、発行されたコマンドが有効か無効 かを判断し、検出信号として出力するコマンド検出信号 生成部とを備えたものである。

2. また、前記第1項において、前記インデックス設定 部はレジスタであり、各々のコマンドの有効、無効の設 定を、ファームウェアデータにより任意に変更するもの 10 である。

3. 前記コントローラには、外部から発行されるコマン ドをデコードし、コマンドのインデックスを判断し、所 定の出力先にデコード信号を出力するコマンドデコード 部と、各々のコマンドのインデックス毎に有効、無効の データが設定されたインデックス設定部と、デコード信 号から外部から発行されたコマンドのインデックスを特 定するとともに、インデックス設定部に設定されたデー タから特定したインデックスのコマンドが有効か無効か を判断し、そのコマンドが有効の際には、対応するレス 20 ポンス処理、コマンドによって規定された処理を実行さ せる検出信号を出力するコマンド検出信号生成部とを備 えたものである。

4. 前記第1項~第3項のいずれか1項に記載におい て、前記コントローラに、外部から入力されるデータ形 式を検出するデータ検出部と、各々のデータ形式毎に、 入力されるデータ形式が有効か無効かのデータを設定し たデータ形式設定部と、データ検出部の検出結果とデー タ形式設定部の設定値とに基づいて、発行されたデータ が有効か無効かを判断し、検出信号として出力するデー 夕検出信号生成部とを備えたものである。

5. 前記第4項のメモリカードにおいて、前記データ形 式設定部がレジスタであり、各々のデータ形式の有効、 無効の設定を、ファームウェアデータにより任意に変更 するものである。

【0012】また、本願のその他の発明の概要を項に分 けて簡単に示す。

【0013】1. 以下のステップを含むメモリカードの データ書き込み方法:

(a)外部からファームウェアデータの書き込みを要求 加などに対応することができるメモリカードおよびその 40 するコマンドを受け取り、書き込まれるファームウェア データを受信するステップ、(b)受信したファームウ ェアデータを不揮発性半導体メモリのある領域に書き込 むステップ、(c)メモリカードの初期設定後、インデ ックス設定部の初期データを設定するステップ、(d) 不揮発性半導体メモリにアクセスし、ファームウェアデ ータの有無をチェックするステップと、(e) 不揮発性 半導体メモリにファームウェアデータが存在する場合、 そのファームウェアデータを読み込み、インデックス設 定部のデータを新たに設定するステップ。

に、外部から発行されるコマンドをデコードするコマン 50 【0014】2.以下のステップを含むメモリカードの

データ書き込み方法:

(a) 外部からファームウェアデータの書き込みを要求 するコマンドを受け取り、書き込まれるファームウェア データを受信するステップ、(b) 受信したファームウ ェアデータを不揮発性半導体メモリのある領域に書き込 むステップ、(c)メモリカードの初期設定後、データ 形式設定部の初期データを設定するステップ、(d)不 揮発性半導体メモリにアクセスし、ファームウェアデー タの有無をチェックするステップ、(e)不揮発性半導 体メモリに、ファームウェアデータが存在する場合、そ 10 のファームウェアデータを読み込み、データ形式設定部 のデータを新たに設定するステップ。

[0015]

【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて詳細に説明する。

【0016】図1は、本発明の一実施の形態によるメモ リカードのブロック図、図2は、図1のメモリカードに 設けられたコントローラのブロック図、図3は、図1の メモリカードに設けられたコマンドイネーブルレジスタ に有効と設定されているコマンドを受け取った際のコン 20 トローラの動作説明図、図4は、図1のメモリカードに 設けられたコマンドイネーブルレジスタに無効と設定さ れているコマンドを受け取った際のコントローラの動作 説明図、図5は、図1のメモリカードにおける設定変更 を行うファームウェアの書き込み動作を示すフローチャ ート、図6は、図1のメモリカードにおけるコマンドイ ネーブルレジスタのレジスタデータの設定変更動作のフ ローチャート、図7は、図1のメモリカードにシリアル 転送されるデータの構成説明図、図8は、図7のデータ におけるスタートバイトの一例を示す説明図である。

【0017】本実施の形態において、メモリカード1 は、マルチメディアカードからなり、デジタルビデオカ メラ、携帯電話、携帯音楽プレーヤやパーソナルコンピ ュータなどにおけるホストHTの外部記憶メディアとし て用いられる。

【0018】メモリカード1は、図1に示すように、フ ラッシュメモリ (不揮発性半導体メモリ) 2、ならびに コントローラ3から構成される。フラッシュメモリ2 は、電気的にデータの書き換え、消去が可能な不揮発性 半導体メモリである。

【0019】 コントローラ3は、ホストHTと接続され ており、フラッシュメモリ2の制御を司り、フラッシュ メモリ2に格納されたプログラムやデータなどを読み出 し、所定の処理を行うとともに、データの書き込み動作 指示を行う。

【0020】また、コントローラ3は、図2に示すよう に、制御部4、メモリ5、5a、コマンドデコード回路 (コマンドデコード部) 6、コマンド検出信号生成回路 (コマンド検出信号生成部、レジスタ)7、コマンドイ ネーブルレジスタ(インデックス設定部)8、データデ 50 ドの検出信号を制御部4に出力する。

ィテクト回路(データ検出部)9、データ検出信号生成 回路(データ検出信号生成部)10、データイネーブル レジスタ (データ形式設定部) 11、ならびにコントロ ールロジック12から構成されている。

【0021】制御部4は、コマンド検出信号生成回路 7、およびデータ検出信号生成回路10から出力される 検出信号に基づいて、コマンド、データ形式が有効か無 効かを判断し、有効の場合には、所定のレスポンス処 理、およびコマンド毎に規定された処理を実行するとと もに、コントロールロジック12に割り込み信号を出力 してコマンド受信を知らせ、コントロールロジック12 の制御に基づいてデータ転送などの処理を行う。

[0022] XEU5tl, ROM (Read Only Memory) 、またはEEPROM (Electr icaly Erasable and Progra mmable ROM)などの不揮発性メモリであり、 メモリ5aは、SRAM (Static Random Access Memory)などの揮発性メモリで ある。

【0023】メモリ5には、コントロールロジック12 を動作させる制御プログラムなどが格納されており、メ モリ5aは、コントロールロジック12のワークエリア として用いられる。

【0024】コマンドデコード回路6は、ホストHTか ら送信されたコマンドCMDO~CMDnをデコード し、そのデコード結果をコマンド検出信号生成回路7に 出力する。

【0025】このホストHTから発行されるコマンドC MDO~CMDnは、カードの認識処理、リード、ライ 30 ト、イレースなどのメモリカード1に対して命令するす べての処理である。

【0026】コマンド検出信号生成回路7は、論理積回 路71~7 から構成されており、これら論理積回路7 1~7nは、コマンドCMDO~CMDn毎にそれぞれ 対応して設けられている。 コマンドデコード回路6は、 コマンドCMDO~CMDnのデコード結果を、対応す る論理積回路71~7nのいずれかに出力する。

【0027】論理積回路71~7nの一方の入力部に は、コマンドデコード回路6が接続されている。コマン 40 ドデコード回路6は、コマンドCMDO~CMDnのデ コード結果に基づいて、対応する論理積回路 71~7 n のいずれかに出力する。

【0028】また、該論理積回路71~7。の他方の入 力部には、コマンドイネーブルレジスタ8に設定された レジスタデータが入力されるように接続されている。

【0029】コマンド検出信号生成回路7は、論理積回 路71~7 によって、コマンドデコード回路6のデコ ード信号とコマンドイネーブルレジスタ8に設定されて いるレジスタデータとの論理積を取り、該当するコマン 【0030】コマンドイネーブルレジスタ8は、ホスト HTから発行されたコマンドが有効であるか無効である かを、個々のコマンドインデックス毎にレジスタデータ として予め格納して設定する。この場合、有効なコマン ドには、Hi信号が設定されている。

【0031】データディテクト回路9は、ホストHTからシリアル転送によって発行されるデータ形式を検出し、データ検出信号生成回路10に出力する。データ検出信号生成回路101~10。から構成されている。

【0032】論理積回路101~10nの一方の入力部には、データディテクト回路9が接続されており、該データディテクト回路9は、検出結果の信号を対応する論理積回路101~10nのいずれかに出力する。

【0033】さらに、論理積回路101~10nの他方の入力部には、データイネーブルレジスタ11に設定されたレジスタデータが入力されるように接続されている。

【0034】データ検出信号生成回路10は、論理積回路101~10nによって、データディテクト回路9の20検出信号とデータイネーブルレジスタ11に設定されているレジスタデータとの論理積を取り、該当するデータ形式の検出信号を制御部4に出力する。

【0035】データイネーブルレジスタ11は、データ形式No.0~No.nまでのデータ形式に対応するレジスタデータを設定することができ、ホストHTから受け取ったデータ形式が有効であるか無効であるかを個々のデータ形式毎にレジスタデータとして予め設定されている。ここでも、有効なコマンドにはHi信号が設定されている。

【0036】コントロールロジック12は、コマンドイネーブルレジスタ8、ならびにデータイネーブルレジスタ11に、レジスタデータを設定する制御を司るとともに、コントローラ3におけるすべての制御を司る。

【0037】次に、本実施の形態のメモリカード1における作用について説明する。

【0038】まず、コマンドイネーブルレジスタ8に有効と設定されているコマンドがホストHTから入力された場合のメモリカードの動作について、図3を用いて説明する。この図3においては、コマンド入力時の動作を40説明した図であるので、データディテクト回路9、データ検出信号生成回路10、およびデータイネーブルレジスタ11は省略している。

【0039】さらに、図3では、予めコマンドイネーブルレジス98のレジス9デー9が、コマンドCMD0~CMDn-1までが有効(Hi)に設定され、コマンドCMDnが無効(Lo)に設定されているものとする。【0040】図3に示すように、ホストHTから、あるコマンドCMD1が転送されると、このコマンドCMD1は コマンドデコード回路6に入力される。コマンド

デコード回路6は、受け取ったコマンドCMD1をデコードし、該コマンドCMD1に対応するコマンド検出信号生成回路7の論理積回路72の一方の入力部に、デコード結果の信号(Hi)を出力する。

【0041】前述したように、コマンドイネーブルレジスタ8は、コマンドCMD0~CMDn-1が有効(Hi)、コマンドCMDnが無効(Lo)に設定されているので、コマンド検出信号生成回路7の論理積回路71~7n-1の他方の入力部にはHi信号が入力され、論理10積回路7。の他方の入力部にはLo信号が入力されていることになる。

【0042】よって、論理積回路72の両方の入力部にはHi信号がそれぞれ入力されることになり、該論理積回路72からは検出信号としてHiレベルの信号が出力される。他の論理積回路71, 73 $\sim 7n$ においては、一方の入力部にHi信号が入力されないのでLo信号出力となっている。

【0043】該論理積回路72の検出信号を制御部4が受けると、制御部4は、コントロールロジック12に割り込み信号を出力し、その割り込み信号を受け取ったコントロールロジック12は、コマンドCMD1に対応するレスポンス処理、ならびに該コマンドCMD1によって規定された処理を実行する。

【0044】また、コマンドイネーブルレジスタ8に無効と設定されているコマンドがホストHTから入力された際のメモリカード1の動作について、図4を用いて説明する。この図4においても、コマンド入力時の動作を説明図であるので、データディテクト回路9、データ検出信号生成回路10、およびデータイネーブルレジスタ30 11は省略している。

【0045】さらに、図4でも、予めコマンドイネーブルレジスタ8のレジスタデータが、コマンドCMD0~CMDn-1までが有効(Hi)に設定され、コマンドCMDnが無効(Lo)に設定されているもとする。

【0046】図4に示すように、ホストHTから、あるコマンドCMDnが転送されると、該コマンドCMDnがコマンドデコード回路6に入力される。コマンドデコード回路6は、受け取ったコマンドCMDnをデコードし、該コマンドCMDnに対応するコマンド検出信号生成回路7の論理積回路7。の一方の入力部に、Hi信号を出力する。

【0047】ここでも、コマンドイネーブルレジスタ8は、コマンドCMD $0\sim$ CMDn-1が有効(Hi)、コマンドCMDnが無効(Lo)に設定されているので、コマンド検出信号生成回路7の論理積回路71~7n-1の他方の入力部にはHi信号が入力され、論理積回路7nの他方の入力部にはLo信号が入力されていることになる。

コマンドCMD1が転送されると、このコマンドCMD 【0048】論理積回路7nの一方の入力部だけにHi1は、コマンドデコード回路6に入力される。コマンド 50 信号が入力されることになり、該論理積回路7nからは

検出信号が出力されず、Lo信号のままとなる。他の論 理積回路71,73~7。においても同様に、一方の入 力部にはHi信号が入力されないのでLo信号出力とな っている。

【0049】よって、制御部4には検出信号が入力され ないので、コントロールロジック12が入力されたコマ ンドCMDnを無視し、結果的にコマンドCMDnは無 効となる。

【0050】また、コマンドイネーブルレジスタ8によ について説明する。

【0051】このコマンドイネーブルレジスタ8の設定 変更を行うファームウェアの書き込みについて、図5の フローチャートを用いて説明する。

【0052】まず、製品出荷前のメモリカード1をエミ ュレータに搭載し、電源電圧を供給する。これにより、 メモリカード1は、初期化動作としてパワーオンリセッ ト処理を行う(ステップS101)。このステップS1 01の処理において、コマンドイネーブルレジスタ8に は初期設定のレジスタデータが設定される。

【0053】パワーオンリセット処理が終了すると、メ モリカード1は、コマンド待ち状態となる(ステップS 102)。このとき、エミュレータから、メモリカード 1のシステム情報の書き換え、および不良解析などに使 用するデバッグコマンドを発行し(ステップS10 3)、該メモリカード1をデバッグモードに移行させ

【0054】その後、エミュレータからファームウェア データ書き込みコマンドを発行し(ステップS10 4)、変更したレジスタデータを含むモジュール単位の 30 ファームウェアデータを出力する。

【0055】メモリカード1が、変更したレジスタデー タを含むファームウェアデータを受信すると(ステップ S105)、コントロールロジック12によって、受信 したファームウェアデータがフラッシュメモリ2のある 特定領域に書き込まれる(ステップS106)。これに より、ファームウェアデータの書き込みが終了となる。 【0056】次に、コマンドイネーブルレジスタ8のレ ジスタデータの設定変更について、図6のフローチャー トを用いて説明する。

【0057】メモリカード1に電源が投入されると、コ ントロールロジック12の初期設定が行われる(ステッ プS201)。その後、メモリ5に格納されたファーム ウェアデータに基づいて、コマンドイネーブルレジスタ 8におけるレジスタデータの初期設定が行われる(ステ ップS202)。

【0058】そして、コントロールロジック12がフラ ッシュメモリ2の特定領域を検索し、ファームウェアの 有無をチェックする(ステップS203)。このステッ プS203の処理において、検索した特定領域にファー 50 の処理を行う。

ムウェアが存在する場合には、そのファームウェアを読

み込み、メモリ5aに一時的に格納する(ステップS2 04). 【0059】コントロールロジック12は、メモリ5a

10

に格納されたファームウェアデータに基づいてコマンド イネーブルレジスタ8のレジスタデータを新たに設定し (ステップS205)、パワーオンリセット処理を終了 する(ステップS206)。

【0060】また、ステップS203の処理において、 るコマンドCMD1~CMDnの有効/無効の設定変更 10 特定領域にファームウェアが存在しない場合も、ステッ プS206の処理を行う。

> 【0061】そして、これらの処理によってパワーオン リセット処理が終了となり、レジスタデータが変更され たことになり、メモリカード1は、コマンド待ち状態と なる。

> 【0062】さらに、データイネーブルレジスタ11に 設定されたレジスタデータによるシリアル転送のデータ 形式の有効/無効の判断について説明する。

【0063】まず、転送されるシリアルのデータは、図 20 7に示すように、スタートバイト、8~2048ビット のデータ、ならびに16ビットのCRC(Cycle Redundancy Codes) データから構成さ れている。

【0064】スタートバイトは、データの転送開始を示 すデータである。このスタートバイトは、図8に示すよ うに、1コマンドに対して1ブロックの転送が可能なシ ングルブロックライト時、ならびに1コマンドに対して 複数のブロックの転送が可能なマルチブロックライト時 などのデータ形式毎にそれぞれ設定されている。

【0065】たとえば、データイネーブルレジスタ11 におけるデータ形式No. O~No. nのうち、データ 形式No.Oにシングルブロックライトが、データ形式 No. 1にマルチプロックライトがそれぞれ割り付けら れているものとする。

【0066】この場合、データ形式No.0、およびデ ータ形式No. 1のレジスタデータがいずれもHi信号 に設定されていれば、シングルブロックライト、マルチ ブロックライトの両方が有効に設定されている。

【0067】このとき、データ形式No. 1のスタート **40** バイトがホストHTから転送されると、データディテク ト回路9は、該データ形式No. 1に対応するデータ検 出信号生成回路10の論理積回路102の一方の入力部 に、デコード結果の信号(Hi)を出力する。

【0068】前述したように、コマンドイネーブルレジ スタ8は、データ形式No. 1が有効(Hi)に設定さ れているので、論理積回路102 からはデータ形式N o. 1を検出した検出信号 (Hi)を出力する。制御部 4が検出信号を受けとるとコントロールロジック12 は、ホストHTから転送されたデータを受け取り、所定 【0069】また、データイネーブルレジスタ11のデータ形式No.1に対応するレジスタデータが、無効(Lo)に設定されている際には、データ形式No.1のスタートバイトがホストHTから転送されても、データ検出信号生成回路10の論理積回路10zが、Lo信号出力となるので、コントロールロジック12は、ホス

トHTから転送されたデータを受け付けない。

【0070】さらに、このデータイネーブルレジスタ1 1におけるレジスタデータにおいても、前述したステップS101~S106処理、ならびにステップS201 10~S207の処理によって設定変更することができる。 【0071】それにより、本実施の形態によれば、コマンドイネーブルレジスタ8、ならびにデータイネーブルレジスタ11のレジスタデータをファームウェアデータによって変更するだけで、コマンド、データ形式の有効/無効をそれぞれ設定することができるので、マルチメディアカード規格に仕様変更や追加などにフレキシブルに対応することができる。

【0072】また、マルチメディアカード規格に仕様変更や追加に伴うメモリカード1のハードウェアの変更な 20 どが不要となるので、該メモリカード1を低コストで、かつ短期間に市場に投入することができる。

【0073】さらに、本実施の形態においては、各コマンド、ならびにデータ形式の有効/無効を設定することのできるメモリカード1について記載したが、これらコマンド、データ形式の有効/無効の設定だけではなく、ホストHTに対して返信するコマンド毎に規定されたフォーマットのレスポンスを選択する機能を備えるようにしてもよい。

【0074】この場合、メモリカード1のコントローラ 3aには、図9に示すように、レスポンス生成回路13 が新たに追加された構成になっている。さらに、コマン ドイネーブルレジスタ8aには、新たに各々のコマンド インデックス毎に対応したレスポンスのタイプを選択す るレスポンスタイプセレクト信号を設定する機能が付加 されている。ここで、図9においては、データディテク ト回路9、データ検出信号生成回路10、およびデータ イネーブルレジスタ11はそれぞれ省略している。

12

【0077】そして、ホストHTから有効なコマンドCMD1が入力された際には、コントロールロジック12の制御に基づいてレスポンス生成回路13が、該コマンドCMD1に対応するレスポンスタイプセレクト信号を読み出す。

【0078】レスポンス信号'11'を読み出したレスポンス生成回路13は、コマンドCMD1に対応するレスポンスType3のレスポンスを生成してホストHTに返信する。

0 【0079】それにより、コマンドイネーブルレジスタ 8aのレスポンスタイプセレクト信号を変更するだけ で、対応できるレスポンス処理の仕様追加、変更に対応 することができ、メモリカード1の対応をフレキシブル にすることができる。

【0080】さらに、コントロールロジック12への割り込み信号発生を制御するレジスタを追加し、コマンド毎に割り込み信号の発生を制御できるようにしてもよい。

【0081】これにより、コマンドに対するレスポンス 0 は返すが、コントロールロジック制御による内部動作を 実施しないように変更可能となる。

【0082】以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

ホストHTに対して返信するコマンド毎に規定されたフ 【0083】前記実施の形態では、各々のコマンド毎に オーマットのレスポンスを選択する機能を備えるように レジスタデータを設定する構成としたが、基本コマン してもよい。 ド、消去コマンド、リードコマンド、ライトコマンドな 【0074】この場合、メモリカード1のコントローラ 30 どのコマンドクラス毎に一括して有効/無効を設定する 3 aには、図9に示すように、レスポンス生成回路13 ようにしてもよい。

【0084】たとえば、コマンドCMD0~CMD6までのコマンドがある場合に、前記実施の形態では、図10の上方に示すように、コマンドCMD0~CMD6に有効(Hi)、あるいは無効(Lo)のレジスタデータをそれぞれ設定していたが、図10の下方に示すように、コマンドCMD0~CMD2、コマンドCMD3、CMD4、およびコマンドCMD5、CMD6をまとめて有効/無効のレジスタデータをそれぞれ設定するようにしてもよい

【0085】それにより、レジスタ数を削減により回路 規模を小さくすることができ、メモリカード1の低コス ト化が可能になるとともに、ファームウェアデータの設 定作業を簡略化することができる。

【0086】また、制御プログラムなどが格納されたメモリに、デフォルトでサポートしていないコマンドの処理プログラムを格納しておき、予め取り決めしておいたホストコマンドによってコマンドイネーブルレジスタのレジスタデータを設定変更するようにしてもよい。

50 【0087】それにより、ファームウェアデータを変更

することなく、コマンドの追加、またはホスト専用のコ マンドなどをサポートすることができる.

[0088]

【発明の効果】本願によって開示される発明のうち、代 表的なものによって得られる効果を簡単に説明すれば、 以下のとおりである。

【0089】(1)ファームウェアデータを書き換える だけで、コマンドやデータ形式などの変更、追加に迅速 に対応することができる。

仕様変更や追加などが生じても、メモリカードのハード ウェア変更を不要にすることができる。

【0091】(3)上記(1)、(2)により、新しい マルチメディアカード規格に対応したメモリカードの製 品、またはサンプルをいち早く、かつ低コストで提供す ることが可能となり、市場変化にフレキシブルに対応す ることができる。

【図面の簡単な説明】

【図1】本発明の一実施の形態によるメモリカードのブ ロック図である。

【図2】図1のメモリカードに設けられたコントローラ のブロック図である。

【図3】図1のメモリカードに設けられたコマンドイネ ーブルレジスタに有効と設定されているコマンドを受け 取った際のコントローラの動作説明図である。

【図4】図1のメモリカードに設けられたコマンドイネ ーブルレジスタに無効と設定されているコマンドを受け 取った際のコントローラの動作説明図である。

【図5】図1のメモリカードにおける設定変更を行うフ ァームウェアの書き込み動作を示すフローチャートであ 30 12 コントロールロジック る.

14

【図6】図1のメモリカードにおけるコマンドイネーブ ルレジスタのレジスタデータの設定変更動作のフローチ ャートである。

【図7】図1のメモリカードにシリアル転送されるデー 夕の構成説明図である。

【図8】図7のデータにおけるスタートバイトの一例を 示す説明図である。

【図9】本発明の他の実施の形態によるメモリカードに 設けられたコントローラの動作説明図である。

【0090】(2)また、マルチメディアカード規格に 10 【図10】本発明の他の実施の形態によるメモリカード のコマンドイネーブルレジスタに設定されるレジスタデ ータの設定例を示す説明図である。

【符号の説明】

- 1 メモリカード
- 2 フラッシュメモリ(不揮発性半導体メモリ)
- 3 コントローラ
- 4 制御部
- 5,5a メモリ
- 6 コマンドデコード回路(コマンドデコード部)
- 7 コマンド検出信号生成回路(コマンド検出信号生成 部、レジスタ)
 - 71~7。 論理積回路
 - 8 コマンドイネーブルレジスタ (インデックス設定 部)
 - 9 データディテクト回路(データ検出部)
 - 10 データ検出信号生成回路(データ検出信号生成
 - 101~10 論理積回路
 - 11 データイネーブルレジスタ (データ形式設定部)


 - HT ホスト

【図1】


【図7】

図 7






【図2】



【図3】





【図8】

図8


		7	Βi	R	zii	İπ	()_
シングルライト時 のスタートバイト	1	1	1	1	1	1	1	0
マルチプロックライト時 のスタートバイト	ı	ı	1		1	1	0	0

【図4】





【図9】



【図10】

Ø 10 ·

	2	マント	ビーネ		111	<i>ר</i> ניי	·夕			1
はなり	コマンドラ	0	1	2	3	4	5	6	7	1
N. DE.A.	レジスタ値	1	1	1	1	1	0	0	1	1
	V	シス	夕鶴	: •	1" =	有分	,	"0"	=無3	d

	コマンドイネーブルレジスタ					
数コマンド 単位で分比	コマンドNo	0,1,2	3,4	5,6		
	レジスタ値	1	1	1		
	ルジスタ始・	"1" -3	7.00	"h" .		

フロントページの続き

(72)発明者 松本 征人

東京都小平市上水本町五丁目20番1号 株式会社日立製作所半導体グループ内

(72)発明者 伊澤 和人

東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 (72)発明者 金森 賢樹

東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内

Fターム(参考) 5B035 BB09 CA29 5B058 CA23 CA26